PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-160509

(43)Date of publication of application: 20.06.1997

P56937

(51)Int.Cl.

G09F 9/30 G02F 1/133 G02F 1/1333

FILE

(21)Application number: 07-320073

(71)Applicant : NEC CORP

(22)Date of filing:


08.12.1995

(72)Inventor: SAKAMOTO MICHIAKI

(54) ACTIVE-MATRIX SUBSTRATE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance the yield of an active-matrix substrate by reducing the number of patterning processes. SOLUTION: A gate electrode 1, a scanning line 3, and part 14 of a signal line 2 are formed on a glass substrate 20 as films continuing to a gate insulating film 4 and an undoped a-Si film 5. Next, a channel protection film 11 is laminated, a contact hole 8 is patterned in a drain 6 and a source 7, and at the same time, contact parts around the extensions of the scanning line 3 and of the signal line 2 and a contact hole 9 with the signal line 2 are formed to form a contact layer 10. Then, a conductive material is deposited and a picture element electrode 15, a source electrode 13 and a drain electrode 12, and a part 14 of the signal line 2 are patterned.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-160509

(43)公開日 平成9年(1997)6月20日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G09F	9/30	338		G09F	9/30	338P	
G02F	1/133	550		G02F	1/133	550	
	1/1333	500			1/1333	500	

審査請求 有 請求項の数6 OL (全 8 頁)

(21)出願番号	特顧平7-320073

(22)出願日 平成7年(1995)12月8日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 坂本 道昭

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 祥介 (外2名)

(54) 【発明の名称】 アクティブマトリクス基板及びその製造方法

(57)【要約】

【課題】 パターニング工程の減少させ、歩留まりを向上させること。

【解決手段】 ガラス基板20上にゲート電極1、走査線3および信号線2の一部14を形成し、ゲート絶縁膜4、ノンドープa-Si膜5に連続的に成膜し、次に、チャネル保護膜11を積層し、ドレイン6およびソース7にコンタクトホール8をパターニングし、同時に前記走査線3および前記信号線2引出部の周辺コンタクト部および前記信号線2とのコンタクトホール9を形成し、コンタクト層10を形成し、次に導電性材料を堆積し、画素電極15、ソース電極13・ドレイン電極12および前記信号線2の一部14をパターン形成する。



【特許請求の範囲】

【請求項1】 基板上にゲート電極、ゲート絶縁膜、半導体層、ドレイン電極・ソース電極およびチャネルパッシベーションからなるチャネル保護型薄膜トランジスタを配列してなる薄膜トランジスタ基板において、信号線が走査線と同層の金属からなる第1の領域と、画素電極と同層の金属からなる第2の領域とから構成され、かつ前記第1及び第2の領域は、前記第1の領域上に設けられているコンタクトホールを介して接続されていることを特徴とするアクティブマトリクス基板。

【請求項2】 前記請求項1記載のアクティブマトリクス基板において、前記走査線と同層で作られる前記信号線部以外の前記信号線が前記画素電極と共通にパターニングした透光性を有するな導電材料でなることを特徴とするアクティブマトリクス基板。

【請求項3】 前記請求項2記載のアクティブマトリクス基板おいて、前記走査線と同層で作られる前記信号線部以外の前記信号線が前記ドレイン電極・ソース電極と共通にパターニングした金属でなることを特徴とするアクティブマトリクス基板。

【請求項4】 透光性を有するな基板上にゲート電極、 走査線、信号線の一部を形成する第1の工程と、ゲート 絶縁膜およびノンドープ半導体層を連続成長させ、前記 半導体層をパターニングする第2の工程と、チャネル保 護膜を成膜し、ドレイン・ソース部にコンタクトホール を形成する第3の工程と、イオンドーピングによりコン タクト層を形成する第4の工程と、透光性を有する導電 膜により画素電極および前記信号線の残りを形成する第 5の工程を含むことを特徴とするアクティブマトリクス 基板の製造方法。

【請求項5】 請求項4記載のアクティブマトリクス基板の製造方法において、前記第5の工程の代わりに、前記ドレイン電極・ソース電極および前記信号線の残りを金属で形成する工程と、前記透光性を有する導電膜により前記画素電極を形成する工程と、を含むことを特徴とするアクティブマトリクス基板の製造方法。

【請求項6】 請求項4または5記載のアクティブマトリクス基板の製造方法において前記第4の工程においてプラズマドーピングを用いることを特徴とするアクティブマトリクス基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置などにおいて用いられる、チャネル保護型薄膜トランジスタを有するアクティブマトリクス型液晶表示装置およびその製造方法に属する。

[0002]

【従来の技術】図6は従来のチャネル保護型薄膜トランジスタを有するアクティブマトリクス液晶表示装置の概念を示している。このアクティブマトリクス液晶表示装 50

置は図6に示すように、薄膜トランジスタ (TFT) 基板119および対向基板120とを有し、これらの間にツイストネマティック (TN) 液晶121を挟持する構造を取っている。

【0003】TFT基板119はガラス基板上にマトリクス上に形成された各画素毎に設けられた透明な画素電極115と、信号線123および走査線122、さらに画素電極115毎に設けられた薄膜トランジスタ124からなる。また、対向基板120は透明な電極125および各画素毎に対応したRGB色層(図6においてR,Gで示した)126および庶光を目的とした遮光層127からなる。

【0004】図7(a)~図7(h)は従来のチャネル保護型薄膜トランジスタ(TFT)基板の製造方法を示している。ガラス基板200上にはCr,W,Ta,Alなどの第1金属膜がスパッタ法などを用いて被着されている。これをパターニングしてゲート電極201を形成する(図7(a))。次にSiNxなどからなるゲート絶縁膜204、ノンドープアモルファスシリコン膜(a-Si膜)205、およびSiNxなどからなるチャネル保護膜211をプラズマCVD法により連続成長させた後、チャネル保護膜211をアイランド上にパターニングする(図7(b))。

【0005】つぎにチャネル保護膜211上部よりP+ イオンを注入し、これによりドレイン206・ソース2 07のコンタクト層210を形成する(図7(c))。 さらにa-Si膜205をアイランド上にパターニング する(図7(d))。次にゲート絶縁膜204をパター ニングして第1金属膜からなる周辺コンタクト部217 上のゲート絶縁膜204のみを選択的に除去する(図7 (e))。次にCr, W, Ta, Alなどからなる第2 金属膜をスパッタ法などにより被着、パターニングして 信号線およびソース電極212・ドレイン電極213を 形成する(図7 (f))。さらに酸化インジウム錫(1 T〇) などの透明導電膜を被着、パターニングし、画素 電極215を形成する(図7(g))。次にSiNxな どの絶縁膜をプラズマCVDなどで成長させ、画素電極 215上などの部分を除去するパターニングを行って、 パッシベーション膜218を形成する(図7(h))。 【0006】以上のようにチャネル保護型薄膜トランジ スタ基板の形成方法は、パターニング工程が図7 (a) ~図7(h)(図7(c)を除く)に対応して7回とな る。上記方法ではパターニング工程が7回と工程数が多 く、歩留りが悪く製造コストがかさむ問題を有してい

【0007】また、従来の方法では、a-Si膜205 層の上方よりイオン注入を行うため、図7(d)に示すようにa-Si膜205層の上部はイオンが打ち込まれコンタクト層210が形成されるが、a-Si膜205 層の側面部205aはイオンが打ち込まれないためにコ ンタクト層210が形成されない。

【0008】従って、イオン注入を行った後、コンタクト層210上にソース電極212およびドレイン電極213をパターン形成した場合、図7(f)に示したaーSi205の側面部205aに、直接ソース電極212及びドレイン電極213が接触するため、サイドリーク電流が流れ、TFTのオフ電流が高いという問題を有していた。

【0009】これらの問題を解決するため、特開平5-95002号公報により以下に説明する従来技術が開示 10されている。前記従来例と同様に図8(a)~図8

(h)に示すようにゲート電極201上にゲート絶縁膜204、a-Si膜205を連続形成、パターニングした後(図8(a)、図8(b))、これらの上にチャネル保護膜211を形成し、2箇所にコンタクトホール208をそれぞれ形成する(図8(c))。次にガラス基板200の上方から、チャネル保護膜211をマスクとしてP+イオンを注入しコンタクト層210を形成する(図8(d))。この後、前記従来技術と同様に周辺コンタクト部217、ドレイン電極213、画素電極215、パッシベーション膜218のパターニングを行う(図6(e)~(h))。この場合、ソース207およびドレイン電極213はコンタクトホール208を介してのみコンタクト層210と接し、a-Si膜205層と直接接触しないのでサイドリーク電流の発生を抑制できる。しかし、この方法ではパターニング工程は7回で

前記従来技術とかわらない。

【0010】また、他の従来技術として、特開昭60-128486号公報には、信号線を走査線および画素電 極形成時に形成し、コンタクトホールを介して接続させ 30 る以下の技術が開示されている。図9に示すように、ま ず第1金属形成時において、ゲート電極301、走査線 303の一部を形成する(図9(a))。次にゲート絶 縁膜304、a-Si膜305を成膜し、a-Si膜3 05をパターニングする(図9(b))。さらにゲート 絶縁膜304にコンタクトホール308を形成した後 (図9(c))、走査線の一部328、信号線302、 ソース電極312・ドレイン電極313、および画素電 極315を透明な導電性材料により形成する(図9 (d))。最後にパッシベーション膜318を形成、パ 40 ターニングした後(図9(e))、遮光層327を設け る(図9(f))。この方法では信号線のパターニング 工程を走査線および画素部のパターニングと同時に行う ことにより前記各従来技術よりパターニング工程が1回 減る。

[0011]

【発明が解決しようとする課題】上記、従来型のチャネル保護型薄膜トランジスタでは、パターニング工程は7回(6回)と多く、製造プロセスが複雑化し、歩留まりを劣化させ、コストを上げる問題を有している。

【0012】本発明の課題は、チャネル保護型薄膜トランジスタプロセスにおいて、パターニング工程を削減し、製造コストを低減しかつ高い歩留まりで製造することのできるアクティブマトリクス基板及びその製造方法を提供することにある。

[0013]

【課題を解決するための手段】本発明によれば、基板上にゲート電極、ゲート絶縁膜、半導体層、ドレイン電極・ソース電極およびチャネルパッシベーションからなるチャネル保護型薄膜トランジスタを配列してなる薄膜トランジスタ基板において、信号線が走査線と同層の金属からなる第1の領域と、画素電極と同層の金属からなる第2の領域とから構成され、かつ前記第1及び第2の領域は、前記第1の領域上に設けられているコンタクトホールを介して接続されていることを特徴とするアクティブマトリクス基板が得られる。

【0014】また、本発明によれば、透光性を有するな基板上にゲート電極、走査線、信号線の一部を形成する第1の工程と、ゲート絶縁膜およびノンドープ半導体層を連続成長させ、前記半導体層をパターニングする第2の工程と、チャネル保護膜を成膜し、ドレイン・ソース部にコンタクトホールを形成する第3の工程と、イオンドーピングによりコンタクト層を形成する第4の工程と、透光性を有する導電膜により画素電極および前記信号線の残りを形成する第5の工程を含むことを特徴とするアクティブマトリクス基板の製造方法が得られる。【0015】

【発明の実施の形態】次に、本発明の実施例について図面を参照にして説明する。図1は本発明の第1の実施の形態例のアクティブマトリクス基板の単位素子図を示している。

【0016】単位素子は薄膜トランジスタのゲート電極 1を駆動する走査線3、画素に信号を送る信号線2、信 号線の一部14、スイッチング素子としての薄膜トラン ジスタ24、および画素電極15とを有している。画素 電極15はチャネル保護膜に空けたコンタクトホール8 を介してa-Si膜(半導体層)5とつながっている。 また、信号線2は走査線3と同一層(第1の領域)で形 成され、信号線2の一部14は画素電極15と同一層 (第2の領域)で形成されて、信号線2とのコンタクト ホール9を介して最下層の信号線2とつながっている。 【0017】次に図2(a)~図2(h)をも参照にし て本発明の第1の実施の形態例の製造方法について説明 する。まず、透明なガラス基板20の上にCr, W, T a. A 1 などからなる第 1 金属膜をスパッタ法などによ り1000A~3000Aの厚さに堆積し、フォトリソ グラフィー法を用いてパターニングし、ゲート電極1、 走査線3および信号線2の一部14を形成する(図2 (a)、図2 (e))。次に、プラズマCVD法などに よりSiNxなどからなるゲート絶縁膜4を2000A

4

5

~6000Aの厚さに、ノンドープa-Si膜5を50 0 A~1000 Aの厚さに連続的に成膜し、a-Si膜 5層をアイランド状にパターニングする(図2(b)、 図2(.f))。次にプラズマCVD法などによりSiN x などからなるチャネル保護膜11をガラス基板20上 に1000A~3000A積層し、ドレイン6部および ソース7部分にコンタクトホール8をパターニングし、 同時に走査線3および信号線2引出部の周辺コンタクト 部および信号線2のコンタクトホール9を形成する(図 2 (c)、図2 (g))。このパターニング工程では2 000A程度のチャネル保護膜11と4000~600 0 A程度のゲート絶縁膜4、すなわち膜厚の異なる絶縁 膜をエッチングしなくてはならないので、コンタクトホ ール8部下のa-Si膜5との選択比が充分とれるよう な条件を用い、例えばBHFによりウェットエッチング する必要がある。次にチャネル保護膜 1 1 の上部から P +イオンドーピングを行い、コンタクト層10を形成す る。次に酸化インジウム錫(ITO)などの透明性導電 材料をスパッタして、画素電極15、ソース電極13・ ドレイン電極12および信号線の一部14をパターン形 20 成する(図2(d)、図2(h))。以上のようにパタ ーニング工程は4回となる。

【0018】第1の実施の形態例では信号線2の一部14を透明導電性材料を用いているので、信号線2の配線抵抗が大きいことから、パネルの大型化にはさらに改良を要する。以下に説明する第2の実施の形態例ではパネルの大型化に対応するため、信号線2を金属のみで形成している。

【0019】図3は、本発明の第2の実施の形態例のアクティブマトリクス基板の単位素子図を示している。 30尚、第1の実施の形態例と同じ部分には、同じ符号を符して説明する。単位素子は薄膜トランジスタ24のゲート電極1を駆動する走査線3、画素に信号を送る信号線2、信号線2の一部14、スイッチング素子としての薄膜トランジスタ24、および画素電極15からなる。ソース7およびドレイン6は金属からなり、チャネル保護膜に空けたコンタクトホール8を介してa-Si膜5とつながっている。画素電極15はソース7、およびドレイン6と同一層にある。また、信号線2は走査線3と同一層で形成されている。信号線2の一部14はドレイン 406と同一に形成されて、信号線2とのコンタクトホール9を介して最下層の信号線2とつながっている。

【0020】以下に図4をも参照して、本発明の第2の実施の形態例の製造方法を説明する。第1の実施の形態例と同様にしてガラス基板20の上にゲート電極1、走査線3、信号線2の一部14を形成し(図4(a)、図4(f))、ゲート絶縁膜4、ノンドープのa-Si膜5を連続成膜し、この半導体層をアイランド状にパターニングする(図4(b)、図4(g))。次にチャネル保護膜11を成膜し、コンタクトホール8および下部の

信号線2とのコンタクトホール9を形成する。(図4 (c)、図4(h))。P+イオンドーピングによりコンタクト層10を形成したのち、Cr,W,Ta,Alなどの金属を成膜、パターニングして信号線2の一部14およびソース電極13・ドレイン電極12を形成する(図4(d)、図4(i))。最後にITOなどの透明性導電材料をスパッタし、画素電極15をパターニングする(図4(e)、図4(j))。よってこのパターニング工程は5工程となる。

【0021】次に図5を参照して本発明の第3の実施の形態例を説明する。構造は第1または第2の実施の形態と同じであるが、コンタクト層10を形成するのに、P+イオンドーピングを行うのではなく、チャネル保護膜11をプラズマCVDで形成後、CVD内でPH3を用いてプラズマドーピングを行う。プラズマドーピング条件は例えば、ガス流量1000sccm、圧力8Pa、パワー100W、温度250度、時間1分となる。これによりイオンドーピング装置を使わずに低コストでコンタクトを形成できる。

[0022]

【発明の効果】以上説明したように、本発明によるアクティブマトリクス基板はゲート、アイランド、コンタクト、画素形成のパターニング工程で形成され、従来技術に比べパターニング工程を減少させることができる。

【0023】よって、本発明のアクティブマトリクス基板及びその製造方法によれば、チャネル保護型薄膜トランジスタパネルで問題となるプロセス複雑化に伴う歩留まりの劣化やコストの増大を回避でき、特性の優れた製品を高歩留まりで低製造コストで作ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態例の構造を示す平面 図である。

【図2】 $(a) \sim (d)$ は本発明の第1の実施の形態例の製造方法を説明するための各工程断面図、 $(e) \sim (h)$ は $(a) \sim (d)$ のそれぞれに対応する平面図である。

【図3】本発明の第2の実施の形態例の構造を示す平面 図である。

【図4】(a)~(e)は本発明の第2の実施の形態例の製造方法を説明するための各工程断面図,(f)~ (j)は(a)~(e)に対応する平面図である。

【図5】本発明の第3の実施の形態例の製造方法を説明 するための工程断面図である。

【図6】従来のアクティブマトリクス液晶表示装置の構造を示す断面図である。

【図7】(a)~(h)は従来のチャネル保護型薄膜トランジスタの製造方法を説明するための各工程断面図である。

【図8】(a)~(h)は従来技術の別の薄膜トランジスタの製造方法を説明するための各工程断面図である。

【図9】(a) \sim (f)は従来技術のさらに別の薄膜トランジスタの製造方法を説明するための各工程平面図である。

【符号の説明】

1,201,301 ゲート電極

2, 123, 302 信号線

3, 122, 303 走査線

4,204,304 ゲート絶縁膜

5,205,305 a-Si膜

6,206 ドレイン

7,207 ソース

8, 208, 308 コンタクトホール

9 信号線とのコンタクトホール

10,210 コンタクト層

11,211 チャネル保護膜

12, 213, 313 ドレイン電極

13,212,312 ソース電極

14 信号線の一部

15, 215, 315 画素電極

20,200 ガラス基板

24, 124 薄膜トランジスタ

119 薄膜トランジスタ (TFT) 基板

120 対向基板

121 TN液晶

10 126 RGB色層


127,327 遮光層


205a a-Si層の側面部


217 周辺コンタクト部


218, 318 パッシベーション膜

[図1] [図2]









【図9】

